[参考译文] 上电期间的逻辑门输出状态

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。您好！

[引用 userid="283154" URL"~/support/logic-group/logic/f/logic-forum/1176565/logic-gate-output-status-during-power-on "]像 LVC1G08这样的逻辑门是否具有 POR？

否、POR 用于时钟器件以在启动时提供已知的运行状态-并且门是组合逻辑、因此不需要初始化复位信号。

[引用 userid="283154" URL"~/support/logic-group/logic/f/logic-forum/1176565/logic-gate-output-status-during-power-on "]在加电过程中，可能是1.2~1.65V 时，栅极输出是否为高阻态？[/quot]

该器件的运行仅在 VCC = 0V 且 VCC = 1.65V 至5.5V 时定义。 在这些值之间、我们不指定操作。

-

话虽如此、CMOS 门通常开始像1至1.5V 左右的门一样工作。 低于该值时、MOSFET 将没有足够的偏置电压来工作。